DREAM Tool

DREAM Tool er et generisk rammeverk som tar sikte på å gi en felles semantisk domene som kan uttrykke flere (real-time, strømforbruk, ressurs) begrensninger.
Det semantiske domenet har en kjørbar C ++ modell som er semantisk forankret til hybrid automata formalismen. Selv om modellen av beregningen tilsvarer hybrid automater, så langt vi har lykkes i å analysere modellene ved konservativ tilnærming ved hjelp av tidsbestemt automater på moderat størrelse systemer.
For å håndtere store eksempler brukeren har muligheten til å bruke simulering / testing grensesnittet på den kjør C ++ modellen før implementere systemet. Vi har planer om å utvide de genetiske algoritmer for å løse en lang rekke problemer.
DREAM er en simulering og verifikasjon rammeverk som gir en formell modell og analyse av systemet i mindre enn en dag. Systemer i DREAM er spesifisert ved hjelp av XML på en enkel måte. Jeg håper du finner det nyttig.
Sanntids mellomvare gir pålitelige og effektive plattformer som støtter viktige funksjonelle og Quality of Service (QoS) behov distribuert sanntid innebygd (DRE) systemer.
Sentrale utfordringer i DRE utviklingen system inkluderer safe sammensetning av systemkomponenter og kartlegge de funksjonelle spesifikasjonene på målet plattformen. Modellbaserte teknologier hjelpe løse disse problemene ved å aktivere design-time analyse og gi midler for rask evaluering av designalternativer med hensyn til ende-til-ende QoS egenskaper, forutsigbarhet og resultatmål før du forplikter deg til en bestemt plattform.
Distributed Sanntids Embedded Analysis Method DREAM er en åpen kildekode-verktøy og metode for å optimalisere flere tjenestekvalitet (QoS) egenskapene distribuert sanntid innebygd (DRE) systemer. Prosjektet fokuserer på praktisk anvendelse av formelle analysemetoder til sanntid mellomvare for å automatisere verifisering, utvikling, konfigurasjon og integrasjon av mellomvare-baserte DRE systemer.
Hva er nytt i denne versjonen:
· Denne versjonen gjennomført flere optimaliseringer for forbedret modellsjekking ytelse, noe som resulterer i imponerende ytelsesgevinster på minst 2-3 ganger.
· Det er ingen kjente minnelekkasjer stede i den gjeldende utgaven.
· Balansert AVL trær blir nå brukt, noe som resulterer i eksponentiell speedups i flere trinn i modellsjekking metoden.
· XML Schema validering ble gjennomført.
· Tid Verification rapportering ble oppgradert til å inkludere data om simulerings hastigheter.
· Tilfeldig simuleringsbasert testing gir nå en henrettelse spor når en deadline er savnet.