systemverilog 1.3

SystemVerilog er en Vim plugin som tilbyr syntax highlighting for SystemVerilog.IEEE 1800 SystemVerilog er bransjens første enhetlig hardware beskrivelse og verifikasjon språk (HDVL) standard. SystemVerilog er en vesentlig utvidelse av den etablerte IEEE...